DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

Image available 04550839

LIQUID CRYSTAL DISPLAY DEVICE

06-222739 [JP 6222739 A] PUB. NO.:

August 12, 1994 (19940812) PUBLISHED:

INVENTOR(s): FUJITA MASAYA

KANEKO YOSHIYA

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

05-011024 [JP 9311024]

FILED: INTL CLASS: January 26, 1993 (19930126)

[5] G09G-003/36; G02F-001/133; G02F-001/133; G09G-003/20

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL:

Section: P, Section No. 1826, Vol. 18, No. 600, Pg. 100,

November 15, 1994 (19941115)

ABSTRACT

PURPOSE: To enable displaying a picture of high quality by supplying gradation voltage having less errors to a pixel electrode of an active matrix type liquid crystal display panel.

CONSTITUTION: Two signal lines 31, 31 are provided at an output side of an amplifier circuit 8 which amplifies an analog video signal VG supplied from a video signal source 33, an analog video signal VGA outputted from the amplifier circuit 8 is supplied to sample-hold circuit 12(sub 1), 12(sub 3) via the signal line 31, and an analog video signal VGA outputted from the amplifier circuit 8 is supplied to sample-hold circuit 12(sub 2), 12(sub 4) via the signal line 32.

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平6-222739

(43)公開日 平成6年(1994)8月12日

(51)Int.Cl.		識別記号	庁内整理番号	FI	技術表示箇所
G09G	3/36		7319-5G		27,171
G 0 2 F	1/133	550	9226-2K		
		575	9228-2K		
G 0 9 G	3/20	F	9176-5G		
				審査請求	未請求 請求項の数3 OL (全 9 頁)
(21)出顧番号		特願平5-11024		(71)出願人	000005223
				l	富士通株式会社
(22)出顧日		平成5年(1993)1月26日			神奈川県川崎市中原区上小田中1015番地
				(72)発明者	藤田 昌也
					神奈川県川崎市中原区上小田中1015番地
					富士通株式会社内
	•			(72)発明者	金子 淑也
					神奈川県川崎市中原区上小田中1015番地
					富士通株式会社内
				(74)代理人	弁理士 平戸 哲夫


(54)【発明の名称】 液晶表示装置

(57) 【要約】

()

【目的】アクティブマトリックス型の液晶表示パネルの 画素電極に誤差の少ない階調電圧を供給し、 高品質の画 像表示を行うことができるようにする。

【構成】映像信号源33から供給されるアナログ映像信 号VGを増幅する増幅回路8の出力側に2本の信号線3 1、32を設け、サンブル・ホールド回路121、123 には、信号線31を介して、増幅回路8から出力される アナログ映像信号VGAを供給し、サンブル・ホールド 回路122、124には、信号線32を介して、増幅回路 8から出力されるアナログ映像信号VGAを供給する。



(2)

特開平 6-222739

【特許請求の範囲】

【請求項1】アナログ映像信号に対して順番にサンブル・ホールド動作を行い、1水平走査期間ごとに1ライン分の階調電圧を得るようにされた複数のサンブル・ホールド回路(281、282・・・282n)を備えて構成される被晶表示装置において、前記複数のサンブル・ホールド回路(281、282・・・282n)のうち、奇数番目にサンブル・ホールド動作を行うサンブル・ホールド回路(281、283・・・282n-1)には第1の信号線(29)を介して前記アナログ映像信号を供給し、偶数 10番目にサンブル・ホールド動作を行うサンブル・ホールド回路(282、284・・・282n)には第2の信号線(30)を介して前記アナログ映像信号を供給するように構成されていることを特徴とする液晶表示装置。

1

【請求項2】映像信号源から供給されるアナログ映像信号を増幅する増幅回路を設け、この増幅回路から出力されるアナログ映像信号を前記第1、第2の信号線(29、30)に供給するように構成されていることを特徴とする請求項1記載の液晶表示装置。

【請求項3】映像信号源から供給されるアナログ映像信 20 号を増幅する第1、第2の増幅回路を設け、前記第1の増幅回路から出力されるアナログ映像信号を前記第1の信号線(29)に供給し、前記第2の増幅回路から出力されるアナログ映像信号を前記第2の信号線(30)に供給するように構成されていることを特徴とする請求項1記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリックス型の液晶表示パネルを備えてなる液晶表示装置に関す 30 る。

【0002】液晶表示装置は、陰極線管(CRT)を備えてなる表示装置を代替する表示装置として開発が進められているが、特に、アクティブマトリックス型の液晶表示パネルを備えてなる液晶表示装置が有望視されている。

[0003]

()

【従来の技術】従来、アクティブマトリックス型の液晶 表示パネルを備えてなる液晶表示装置として、図6にそ の要部を示すようなものが知られている。

【0004】図中、1は画像表示の最小単位である画素の配列を4(横)×4(縦)とするアクティブマトリックス型の液晶表示パネルであり、211~244はそれぞれ画素を示している。

【0005】図7は、この液晶表示パネル1の構成を概略的に示す図であり、311~344は各画素211~244の液晶容量、411~444は各画素211~244ごとに設けられている画素電極、5は全画素211~244に共通に設けられている共通電極である。

【0006】また、611~644は各画素電極411~444 50

に階調電圧を供給する場合にスイッチング素子として機能する薄膜トランジスタ (Thin Film Transister. 以下、TFTという)である。

2

【0007】また、 $X_1 \sim X_4$ は画素電極 $4_{11} \sim 4_{44}$ に階 調電圧を供給するためのデータライン(信号線)、 $Y_1 \sim Y_4$ は $TFT6_{11} \sim 6_{44}$ のON、OFF動作を制御するためのゲートライン(走査線)である。

【0008】なお、実製品の液晶表示パネルでは、画素数は、白黒(モノカラー)表示用の場合、例えば、640(横)×480(縦)とされ、カラー表示用の場合には、R(赤)、G(緑)、B(青)用の各画素が必要となるため、例えば、640×3(横)×480(縦)とされる。

【0009】ここに、横方向の画素の並びを一般にラインと呼び、一画面に対する階調電圧の書込みは一ラインごとに順に行われ、この一画面に対する階調電圧の書込みを1秒間に60回程度の割合で行うことにより、人間の目には「ちらつき」のない画像を見せるようにしている。

【0010】また、図6において、7は装置全体の制御を行う制御回路、HS、VS、CLKは映像信号源(図示せず)から供給される信号であり、HSは水平同期信号、VSは垂直同期信号、CLKは同期クロック信号である。

【0011】また、T1、T2、T3は制御回路7から出力される信号であり、T1は水平同期信号HSと同一周期のスタート信号、T2は水平同期信号HSと同一周期のサンプリング信号、T3は垂直同期信号VSと同一周期のスタート信号である。

【0012】また、CK1、CK2も制御回路7から出力される信号であり、CK1は同期クロック信号CLKと同一周期のクロック信号、CK2は水平同期信号HSと同一周期のクロック信号である。

【0013】また、VGは映像信号源から供給されるアナログ映像信号、8はアナログ映像信号VGを増幅する増幅回路、VGAは増幅回路8から出力されるアナログ映像信号である。

【0014】また、9は増幅回路8から出力されるアナログ映像信号VGAを所定の間隔でサンプル・ホールド し、1ライン分のホールド電圧を階調電圧として同時に 液晶表示パネル1のデータラインX1~X4に送出する集 積回路化されてなるデータ・ドライバである。

【0015】このデータ・ドライバ9において、10は制御回路7から1ライン毎に出力されるスタート信号T1を同じく制御回路7から出力されるクロック信号CK1に同期させて1ビットずつシフトし、論理レベル、例えば、5[V]のサンプリング信号SP1~SP4を順に出力する4ビット構成の直列入力・並列出力型のシフトレジスタである。

【0016】また、111~114はシフトレジスタ10

40

特開平 6-222739

3

から出力される 5 [V] のサンプリング信号 SP1~S P4を高電圧、例えば、12 [V] のサンプリング信号 SL1~SL4に変換するレベル変換回路である。

【0017】また、121~124、131~134はサン ブル・ホールド回路であり、141~144、151~1 54はサンプリング用のアナログ・スイッチ、161~1 64、171~174はホールド用のコンデンサ、181~ 184、191~194はバッファをなすオペアンプであ

【0018】また、20はゲートラインY1~Y4を駆動 10 する集積回路化されてなるゲート・ドライバであり、2 1は制御回路7から出力されるスタート信号T3を同じ く制御回路7から出力されるクロック信号CK2に同期 させて1ビットずつシフトし、論理レベルのゲート・ド ライブ信号DP1~DP4を出力する4ビット構成の直列 入力・並列出力型のシフトレジスタである。

【0019】また、221~224はシフトレジスタ21 から出力される論理レベルのゲート・ドライブ信号DP 1~DP4を被晶表示パネル1のTFT611~644をO N、OFFできるレベルのゲート・ドライブ信号DV₁ ~DV4に変換するレベル変換回路である。

【0020】この液晶表示装置では、映像信号源から供 給されるアナログ映像信号VGは、 増幅回路 8 によって 液晶表示に適した電圧値のアナログ映像信号VGAに増 幅されてデータ・ドライバ9のサンブル・ホールド回路 121~124に供給される。

【0021】他方、データ・ドライバ9においては、レ ベル変換回路111~114からサンブル・ホールド回路 121~124のアナログ・スイッチ141~144に対し てサンプリング信号SL1~SL4が順に供給される。

【0022】この結果、アナログ・スイッチ141~1 44は順にON、OFFを繰り返してサンプリング動作 を行い、1ライン分のアナログ映像信号がコンデンサ1 61~164にホールドされ、これらコンデンサ161~ 164にホールドされた電圧がオペアンプ181~184 から出力される。

【0023】すると、制御回路7からサンプル・ホール ド回路131~134のアナログ・スイッチ151~154 に対してサンプリング信号T2が供給され、これらアナ ログ・スイッチ $15_1 \sim 15_4$ が同時にONとされる。

【0024】この結果、オペアンプ181~184の出 力、即ち、コンデンサ161~164にホールドされた電 圧が同時にコンデンサ171~174にホールドされ、こ れらコンデンサ171~174にホールドされた電圧がオ ペアンプ191~194から出力され、これらオペアンプ 191~194の出力が階調電圧VX1~VX4として液晶 表示パネル1のデータラインX1~X4に送出される。

【0025】他方において、ゲート・ドライバ20によ って、ゲートライン Y1~ Y4の中の1本のゲートライン Nとされ、このラインの画素電極に階調電圧 $VX_1 \sim V$ X4が印加される。

【0026】以下、同様の動作がラインごとに順に繰り 返されて、液晶表示パネル1おいて、アナログ映像信号 VGに対応した画像表示が行われる。

[0027]

【発明が解決しようとする課題】 ここに、例えば、液晶 表示パネル1の画素数を640 (横) ×480 (縦) と すると、サンブル・ホールド回路 1 21~1 24における サンプリング時間は、約40 nsec (ナノ秒) に設定し なければならない。

【0028】このためには、アナログ・スイッチ141 ~144については、これらを構成する各MOSトラン ジスタのW(チャネル幅)/L(チャネル長)を大きく し、コンデンサ161~164については、できる限り小 さく形成することにより、アナログ・スイッチ141~ 144のオン抵抗とコンデンサ161~164の容量との 積(時定数)を充分に小さくする必要がある。

【0029】 しかし、このようにして、サンブル・ホー ルド回路 1 21~1 24におけるサンプリングの高速化を 図ると、レベル変換回路111~114の動作速度のばら つきのため、アナログ・スイッチ141~144のうち、 隣合うアナログ・スイッチが同時にONとなってしまう 期間が生じ、コンデンサ161~164に正しい電圧をホ ールドできない場合があるという問題点があった。

【0030】図8は、レベル変換回路112の動作速度 が遅い場合を例にして、かかる問題点を具体的に説明す るための波形図、図9は同じく回路図である。

【0031】 ここに、図8(A)、(B) に示すよう 30 に、シフトレジスタ10から出力されるサンプリング信 号SP2、SP3にはオーバラップは存在せず、たとえ、 存在したとしても、非常に小さいものである。

【0032】ところが、レベル変換回路111~11 4は、論理レベル、例えば、5 [V] のサンプリング信 号SP1~SP4を高電圧、例えば、12 [V] のサンブ リング信号SL1~SL4に変換するものであるため、動 作速度に大きなバラツキが生じてしまう。

【0033】 そこで、例えば、図8 (C) に示すよう に、レベル変換回路112の動作速度がレベル変換回路 1 1 1、1 1 3、1 1 4の動作速度よりも時間∆ t だけ遅 いと、レベル変換回路112、113から出力されるサン プリング信号SL₂、SL₃は、図8(C)、(D)に示 すように、時間Δtだけ、オーバラップしてしまう。

【0034】ここに、サンブリング信号SL2=「H」 (12 [V]) となり、アナログ・スイッチ142=O Nとされた場合に、コンデンサ162に流れ込む充電電 流 I 2は、図8 (G) に示すようになる。

【0035】また、サンプリング信号SL3=「H」 (12 [V]) となり、アナログ・スイッチ143=O がHレベルとされるので、このラインのTFTが全てO 50 Nとされた場合に、コンデンサ163に流れ込む充電電 (4)

特開平 6-222739

5

流 I 3は、図8(H)に示すようになる。

【0036】ところで、この例のように、アナログ・スイッチ142=OFFとなる前に、アナログ・スイッチ143=ONとなると、信号線23のライン抵抗24に電流13による電圧降下が生じてしまう。

【0037】このため、アナログ・スイッチ142=0FFとなる時点のノード26の信号電圧VA2は、図8(I)に示すように、例えば、 ΔV だけ低下し、コンデンサ162のホールド電圧が正しい値よりも ΔV だけ低い値となってしまう。

【0038】ここに、前述のように、レベル変換回路 $11\sim114$ は、論理レベル、例えば、5 [V] のサンプリング信号 $SP_1\sim SP_4$ を高電圧、例えば、12 [V] のサンプリング信号 $SL_1\sim SL_4$ に変換するものであるため、動作速度のバラツキを影響がない程度にまで小さくすることは、技術的に極めて困難なことである。

【0039】そこでまた、従来、図10にその要部を示すような液晶表示装置が提案されている。この液晶表示装置が提案されている。この液晶表示装置は、シフトレジスタ10とレベル変換回路111~114との間に、ゲート回路として、AND回路271~20274を設け、これらAND回路271~274に対して、図11(E)に示すようなイネーブル信号ENを供給するように構成し、その他については、図6に示す液晶表示装置と同様に構成したものである。

【0040】なお、イネーブル信号ENは、図11 (A) \sim (E) に示すように、サンプリング信号SP $_1$ \sim SP $_4$ のそれぞれに対応して供給されるものであり、そのパルス幅をサンプリング信号SP $_1$ \sim SP $_4$ のパルス幅よりも短かくし、所定の時間間隔 Δ T ($>\Delta$ t) を有するものである。

【0041】この液晶表示装置においては、AND回路 $271\sim274$ の出力側には、図11 (F) \sim (I) に示すように、イネーブル信号ENと同一のパルス幅を有し、かつ、所定の時間間隔 Δ Tを有する論理レベルのサンプリング信号 $SQ1\sim SQ4$ を得ることができる。

【0042】この結果、レベル変換回路 $11_1 \sim 11_4$ の出力側には、図11(J) \sim (M)に示すように、イネーブル信号ENと同一のパルス幅を有し、かつ、所定の時間間隔 Δ Tを有する高電圧のサンプリング信号 SL_1 $\sim SL_4$ を得ることができる。

【0043】したがって、例えば、レベル変換回路112の動作速度がレベル変換回路 11_1 、 11_3 、 11_4 の動作速度よりも Δ t 遅い場合であっても、サンプリング信号 SL_2 、 SL_3 がオーバラップすることを回避することができる。

【0044】しかし、この液晶表示装置においては、サンプル・ホールド回路 121~124におけるサンプリング時間は、イネーブル信号ENのバルス幅により制限されてしまい、コンデンサ161~164に対する充電時間が不足してしまうという問題点があった。

【0045】本発明は、かかる点に鑑み、液晶表示パネルの画素電極に誤差の少ない階調電圧を供給し、高品質の画像表示を行うことができるようにした液晶表示装置を提供することを目的とする。

[0046]

【課題を解決するための手段】図1は本発明による液晶表示装置の原理説明図であり、図中、281、282、283、284・・・282n-1、282nは、アナログ映像信号に対して順番にサンブル・ホールド動作を行い、1水10平走査期間ごとに1ライン分の階調電圧を得るようにされたサンブル・ホールド回路である。

【0047】また、29はサンブル・ホールド回路 281、 $282 \cdot \cdot \cdot \cdot 282$ nのうち、奇数番目にサンブル・ホールド動作を行うサンブル・ホールド回路 281、 $283 \cdot \cdot \cdot 282$ nー1にアナログ映像信号を供給する信号線である。

【0048】また、30はサンブル・ホールド回路 <math>281、 $282 \cdot \cdot \cdot \cdot 282$ nのうち、偶数番目にサンブル・ホールド動作を行うサンブル・ホールド回路 282、 $284 \cdot \cdot \cdot \cdot 282$ nにアナログ映像信号を供給する信号線である。

【0049】即ち、本発明による液晶表示装置は、アナログ映像信号に対して順番にサンブル・ホールド動作を行い、1水平走査期間ごとに1ライン分の階調電圧を得るようにされたサンブル・ホールド回路281、282・・282nを備えて構成される液晶表示装置を改良するものであり、奇数番目にサンブル・ホールド動作を行うサンブル・ホールド回路281、283・・282n-1には信号線29を介してアナログ映像信号を供給し、偶数番目にサンブル・ホールド動作を行うサンブル・ホールド回路282、284・・282nには信号線30を介してアナログ映像信号を供給するというものである。【0050】

【作用】本発明では、奇数番目にサンブル・ホールド動作を行うサンブル・ホールド回路281、283・・・282n-1には信号線29を介してホールド電圧に対応した充電電流が流れ込み、偶数番目にサンブル・ホールド動作を行うサンブル・ホールド回路282、284・・・282nには信号線30を介してホールド電圧に対応した充電電流が流れ込む。

【0051】この結果、先行してサンブル・ホールド動作を行うサンブル・ホールド回路の動作速度が、後行してサンブル・ホールド回路の動作速度よりも遅い場合であっても、後行してサンブル・ホールド動作を行うサンブル・ホールド回路のサンブル・ホールド動作が、先行してサンブル・ホールド動作を行うサンブル・ホールド回路のホールド電圧に与える影響を全面的ないし殆どなくすことができる。

【0052】したがって、サンプル・ホールド回路28 50 1、282・・・282nの動作速度にバラツキがある場合

(5)

特開平 6-222739

であっても、液晶表示パネルの画素電極に誤差の少ない 階調電圧を供給することができる。

[0053]

()

【実施例】以下、図2~図5を参照して本発明による液 晶表示装置の第1実施例及び第2実施例について説明す る。なお、図2~図5において、図6に対応する部分に は同一符号を付し、その重複説明は省略する。

【0054】第1実施例··図2、図3

図2は本発明の第1実施例の要部を示す回路図であり、 この第1実施例の液晶表示装置においては、増幅回路8 の出力側に、2本の信号線31、32が設けられてい

【0055】そして、サンブル・ホールド回路121、 123には、増幅回路8から出力されるアナログ映像信 号VGAが信号線31を介して供給され、サンプル・ホ ールド回路 1 22、 1 24には、増幅回路 8 から出力され るアナログ映像信号VGAが信号線32を介して供給さ れるように構成され、その他については、図6に示す従 来の液晶表示装置と同様に構成されている。 なお、33 は映像信号源である。

【0056】この第1実施例の液晶表示装置では、図3 に示すように、サンブル・ホールド回路121、123の コンデンサ161、163に流れ込む充電電流I1、I3は 増幅回路8から信号線31を介して供給され、サンプル ・ホールド回路122、124のコンデンサ162、164 に流れ込む充電電流 I2、 I4は増幅回路 8 から信号線 3 2を介して供給される。

【0057】この結果、例えば、コンデンサ163に充 電電流 I 3が流れ込む場合には、信号線 3 1 のライン抵 抗34に電圧降下が発生し、コンデンサ164に充電電 流 I 4が流れ込む場合には、信号線32のライン抵抗3 5に電圧降下が発生することになる。

【0058】そこで、例えば、レベル変換回路112の 動作速度が遅く、サンプリング信号SL2、SL3がオー バラップしてしまう場合であっても、増幅回路8の出力 抵抗が小さい場合には、サンブル・ホールド回路123 のサンプル・ホールド動作がノード36の電圧に影響を 与えることはない。したがって、コンデンサ162に正 しい電圧をホールドすることができる。

【0059】即ち、第1実施例においては、先行してサ 40 ンプル・ホールド動作を行うサンプル・ホールド回路の 動作速度が、後行してサンブル・ホールド動作を行うサ ンブル・ホールド回路の動作速度よりも遅い場合であっ ても、増幅回路8の出力抵抗が小さい場合には、後行し てサンプル・ホールド動作を行うサンプル・ホールド回 路のサンブル・ホールド動作が、先行してサンブル・ホ ールド動作を行うサンプル・ホールド回路のホールド電 圧に与える影響をなくすことができる。

【0060】したがって、この第1実施例によれば、サ ンプル・ホールド回路121~124の動作速度にバラツ 50

キがある場合においても、増幅回路8の出力抵抗が小さ い場合には、液晶表示パネル1の画素電極411~444に 誤差の少ない階調電圧を供給し、高品質の画像表示を行 うことができる。

【0061】しかし、この第1実施例においては、増幅 回路8の出力抵抗が大きい場合において、例えば、レベ ル変換回路112の動作速度が遅く、サンプリング信号 SL2、SL3がオーバラップしてしまう場合には、サン ブル・ホールド回路123のサンブル・ホールド動作 10 は、ノード36の電圧に影響を与えてしまい、コンデン サ162に正しい電圧をホールドすることができなくな る。この点を改良した液晶表示装置が、次に説明する第 2 実施例の液晶表示装置である。

【0062】第2実施例・・図4、図5 図4は本発明の第2実施例の要部を示す回路図であり、

この第2実施例の液晶表示装置においては、映像信号源 33の出力側に同一の増幅率を有する増幅回路8、37

が設けられている。

20

30

【0063】そして、サンブル・ホールド回路121、 123には、増幅回路8から出力されるアナログ映像信 号VGAが信号線31を介して供給され、サンブル・ホ ールド回路122、124には、増幅回路37から出力さ れるアナログ映像信号VGAが信号線32を介して供給 されるように構成され、その他については、図6に示す 従来の液晶表示装置と同様に構成されている。

【0064】この第2実施例の液晶表示装置では、図5 に示すように、サンブル・ホールド回路121、123の コンデンサ161、163に流れ込む充電電流 I1、I3は 増幅回路8から信号線31を介して供給され、サンブル ・ホールド回路122、124のコンデンサ162、164 に流れ込む充電電流 I2、 I4は増幅回路 37から信号線 32を介して供給される。

【0065】そこで、例えば、レベル変換回路112の 動作速度が遅く、サンプリング信号SL2、SL3がオー バラップしてしまう場合において、増幅回路8、37の 出力抵抗が大きい場合であっても、サンブル・ホールド 回路123のサンブル・ホールド動作が信号線31の電 圧に影響を与えることはない。したがって、コンデンサ 162に正しい電圧をホールドすることができる。

【0066】即ち、第2実施例によれば、先行してサン ブル・ホールド動作を行うサンブル・ホールド回路の動 作速度が、後行してサンブル・ホールド動作を行うサン ブル・ホールド回路の動作速度よりも遅く、かつ、増幅 回路8、37の出力抵抗が大きい場合においても、後行 してサンプル・ホールド動作を行うサンプル・ホールド 回路のサンブル・ホールド動作が、先行してサンブル・ ホールド動作を行うサンブル・ホールド回路のホールド 電圧に与える影響をなくすことができる。

【0067】したがって、この第2実施例によれば、増 幅回路8、37の出力抵抗が大きい場合において、サン

(6)

特開平 6-222739

9

ブル・ホールド回路121~124の動作速度にバラツキがある場合であっても、液晶表示パネル1の画素電極411~444に誤差の少ない階間電圧を供給し、高品質の画像表示を行うことができる。

[0068]


【発明の効果】以上のように、本発明によれば、アナロ グ映像信号に対して順番にサンブル・ホールド動作を行 い、1水平走査期間ごとに1ライン分の階調電圧を得る ようにされた複数のサンプル・ホールド回路のうち、奇 数番目にサンプル・ホールド動作を行うサンプル・ホー 10 ルド回路には、第1の信号線を介してアナログ映像信号 を供給し、偶数番目にサンブル・ホールド動作を行うサ ンプル・ホールド回路には、第2の信号線を介してアナ ログ映像信号を供給するという構成を採用したことによ り、先行してサンブル・ホールド動作を行うサンブル・ ホールド回路の動作速度が、後行してサンブル・ホール ド動作を行うサンプル・ホールド回路の動作速度よりも 遅い場合であっても、後行してサンブル・ホールド動作 を行うサンプル・ホールド回路のサンブル・ホールド動 作が、先行してサンプル・ホールド動作を行うサンプル 20 ・ホールド回路のホールド電圧に与える影響を全面的な いし殆どなくすことができるので、液晶表示パネルの画 素電極に誤差の少ない階調電圧を供給し、高品質の画像 表示を行うことができる。

【図面の簡単な説明】

()

(図1)

本発明の原理創明語



【図1】本発明の原理説明図である。

【図2】本発明の第1実施例の要部を示す回路図である。

【図3】本発明の第1実施例の動作を説明するための回路図である。

【図4】本発明の第2実施例の要部を示す回路図である。

【図5】本発明の第2実施例の動作を説明するための回 路図である。

0 【図6】従来の液晶表示装置の一例の要部を示す回路図である。

【図7】図6に示す従来の液晶表示装置を構成する液晶 表示パネルの構成を概略的に示す図である。

【図8】図6に示す従来の液晶表示装置が有する問題点 を具体的に説明するための波形図である。

【図9】図6に示す従来の液晶表示装置が有する問題点 を具体的に説明するための回路図である。

【図10】従来の液晶表示装置の他の例の要部を示す回 路図である。

0 【図11】図10に示す従来の液晶表示装置の動作を示す波形図である。


【符号の説明】

28₁、28₂、28₃、28₄、28_{2n-1}、28_{2n} サンブル・ホールド回路

29、30 信号線

[図3]

第 1 実施例の動作を説明するための回路図



()


()


(7)

特開平 6-222739

[図2]

[図4]






【図5】

[図8]

図6に示す税条の恒路表示設置が有する問題点 を具体的に説明するための象形図



ON LOFF (G) (H) (1)

(8)

特開平 6-222739

【図6】

従来の連品表示教室の一例 機構 団角 HS. CLKe CK2 _ た・ドライバ __ 20

2,,

211

2))

24

271

213

211

2,,


214

224

2,,

244

[図7]




[図9]

DP,

シフトレジスタ


()

図6に京す製泉の極路最示能置が有する問題点 を具体的に設明するための回路図



【図10】

発来の液晶表示装置の他の例



()

(9)

特開平 6-222739

[図11]

